모집부문 및 자격요건

[RTL/IP 설계업무]

- NAND 스토리지 (SD, SSD, eMMC) 컨트롤러 개발
- 양산 프로젝트를 통한 Full chip/ block 레벨 timing closure설계 및 구현

- RTL, synthesis and physical implementation
- Timing verification and closure
- Generation of block and full chip timing constraints

 

[필수사항]
- Digital IP 개발 경험

- Verilog RTL Coding & Simulation 경험
- RTL 합성 및 Timing 분석 가능

- Simulation Environment (Testbench, PSL, 

   Verification IP) 구축 가능

- Cadence IUS (NC-Verilog, NC-sim) Tool 사용
- ARM 기반 Test Firmware 작성 가능

- BUS, Memory Controller, SATA, MIPI 등 SoC 향 

  주요 IP 설계 및 Integration

 

[우대사항]

 - Chip 개발 양산 경험

 - Block & Full Chip Level 설계 합성 타이밍 Closure

- NAND Storage (SD, SSD, eMMC ) IP 경험

- Script language(Perl/shell/tcl) 가능

- Computer architecture 능통

- System / Verilog / UVM 경험

- CPU 설계 경험 

 

[자격요건]

- 경력사항: 신입, 경력(연차무관)
- 학력사항: 학력무관
- 직무기술: 기술연구소 

근무조건

• 고용형태: 정규직
• 근무부서: 기업부설연구소
• 급여조건: 연봉 협의 후 결정

전형단계 및 제출서류

• 전형단계: 서류전형 > 면접진행 > 최종심사 > 최종합격
• 추가 제출서류
  이력서, 자기소개서, 경력기술서

접수방법

채용시

• 접수방법: 인크루트 채용시스템
• 접수양식: 인크루트 이력서

기타 유의사항

• 입사지원서 및 제출서류에 허위사실이 있을 경우 채용이 취소될 수 있습니다.