ㅣ 담당 업무

• IP Verification & Design 설계 및 검증
• Digital 설계
• Physical Implementation을 위한 SDC 생성 및 STA

 

ㅣ 모집부문 및 상세내용

[ 지원 자격 및 필수 보유 기술 ]

• 디지털 시스템에 대한 이해
• Verilog HDL(필수), 이외 기타 HDL(Hardware Description Language)는 옵션
• C/C++ 언어 (Embedded Processor 용 간단한 코드 개발 가능한 수준)
• 관련분야 학사학위 이상

 

[ 우대 사항, 우대 보유 기술 ]

• 석사학위 이상 우대
• Python 등의 Script Language 활용 가능하신 분
• SystemVerilog, System-C 등의 언어 활용 가능하신 분
  

 

ㅣ 근무 조건 및 환경

• 근무형태 : 정규직
• 근무시간 : 주 5일(월~금)
• 근무지역 : 대구연구소

 

ㅣ 유의사항

입사 지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.