1. ±â¾÷Á¤º¸
±¹³» ÃÖ´ë ¹ÝµµÃ¼/Àü±âÀüÀÚ ´ë±â¾÷
2. ÁÖ¿ä¾÷¹« ¹× ¼¼ºÎÁ÷¹«
¡à DRAM ÄÁÆ®·Ñ·¯ ¼³°è
¡à DRAM ÄÁÆ®·Ñ·¯ F/W °³¹ß
3. Áö¿øÀÚ°Ý(Çʼö)
- ÇзÂ: Çлç(4³â)ÇÐÀ§ ÀÌ»ó
- °æ·Â: 3³â ÀÌ»ó(¼®/¹Ú»çÇÐÀ§ ¿ì´ë)
- RTL ¼³°è 3³â ÀÌ»ó
- RTL °ËÁõ ¹× ȯ°æ ±¸Ãà °æÇè 3³â ÀÌ»ó
- ¸®´ª½º Ä¿³Î ¹× µð¹ÙÀ̽º µå¶óÀ̹ö °³¹ß °æÇè
- Verilog, System verilog, UVM »ç¿ë °¡´ÉÀÚ
- DC, GENUS, Spyglass, NCSIM, VERDI µî EDA È°¿ë ´É·Â
- C, C++, Python È°¿ë ´É·Â
HRÄÁ¼³Æà À¯ÇѼ® ÀÌ»ç
* T: ***-****-****
* C: ***-****-****
* E-mail: ******@*******.***