[ȸ»ç¼Ò°³]

-       ÃÖ°íÀÇ ±â¼ú·ÂÀ» °¡Áö°í ¼¼°è¿¡ µµÀüÇÏ´Â ¿ÕÁß¿Õ K-statup ±â¾÷

-       Â÷¼¼´ë ÃÊ°í¼Ó 60GHz ¹ÝµµÃ¼ Ä¿³ØƼºñƼ °³¹ßÇÑ ½Ã½ºÅÛ ¹ÝµµÃ¼ ½ºÅ¸Æ®¾÷ ±â¾÷

-       ¹ÝµµÃ¼ Ä¿³ØƼºñƼ °ü·Ã, ¼¼°èÀûÀ¸·Î °¡Àå¼±µµÀûÀÎ ±â¼úÀ» °¡Áø ÃÖ°­ startup ±â¾÷

-       ±¹³»¿Ü ´ë±â¾÷ ´Ù¼ö¿Í PoC, Design-in ¼öÇà

-       2023³â ÃÊ°ÝÂ÷ ½ºÅ¸Æ®¾÷ ±â¾÷À¸·Î ¼±Á¤

-       ¼³¸³2³â ¸¸¿¡ ÇØ¿Ü ¹ýÀÎ ¼³¸³À¸·Î ÀÔÁõµÈ »ç¾÷¼º

-       ±Û·Î¹ú ÃÊ°í¼Ó ¼ºÀå ±â¾÷ÀÇ Ãʱ⠸â¹ö°¡ µÉ ¼ö ÀÖ´Â ±âȸ

-       ¿ì¼öÇÑ Á¶Á÷ ¹®È­ ¹× ±Ù¹« ȯ°æ

 

[¸ðÁýºÎºÐ]

Digital HW °³¹ß ¿£Áö´Ï¾î

 

[´ã´ç¾÷¹«]

Digital HW, ASIC, FPGA

 

 [ÀÚ°Ý¿ä°Ç]

°æ·Â : ¼±ÀÓ ~ Ã¥ÀÓ, 4³â ÀÌ»ó / Verilog HDL, C, EDA Tool ¼÷·Ã ÇÊ¿ä

ÇзÂ: °ü·Ã ºÐ¾ß ¼®»ç ÀÌ»ó

 

 [¿ì´ë»çÇ×] 

FPGA ÀÌ¿ë °í¼Ó interface Digital ȸ·Î ¼³°è °æÇèÀÚ

 

[±Ù¹«Áö]

-          °æ±â ¼º³²½Ã ¼öÁ¤±¸