1) ä¿ëºÐ¾ß : F/W °³¹ßÀÚ

2) ÁÖ¿äÁ÷¹«
- ¿µ»ó Àü¼Û¿ë H/W ¹× FPGA F/W °³¹ß
- FPGA F/W °³¹ß (SERDES Logic ¼³°è/±¸Çö/Debug)

3) Çʼö¿ä°Ç
- ÀüÀÚ/Á¦¾î/Åë½Å °ü·Ã Àü°øÀÚ

4) ¿ì´ë»çÇ×
- Video Protocol °³¹ß °æÇèÀÚ
- ¿µ¾îȸȭ °¡´ÉÀÚ, °£´ÜÇÑ ÀÇ»ç¼ÒÅë Á¤µµ¸é µÊ(Datasheet Searching)
- ȸ·Î¼³°è(OR CAD)»ç¿ë °¡´ÉÀÚ
- ±¹³»/ÇØ¿Ü ÃâÀå °¡´ÉÇÑ ÀÚ
- MCU F/W ÇÁ·Î±×·¥ À¯°æÇèÀÚ
- µ¿Á¾ ¶Ç´Â °ü·Ã ¾÷Á¾ ±Ù¹« °æ·ÂÀÚ

5) °æ·Â»çÇ×
- 4³âÀÌ»ó (¡ç 4³â ÀÌ»óÀÌÁö¸¸ 7³â Á¤µµ°¡ °¡Àå º£½ºÆ®)

#¹®ÀÇ: ºê·£µç ÀÌ»ç (m: ***-****-**** / e: ******@*******.***)