[Æ÷Áö¼Ç] 
- FPGA°³¹ß

[´ã´ç¾÷¹«]
- FPGA ¼³°è ¹× ±¸Çö(Ethernet MAC/PHY, eCPRI/O-RAN frame processing)
- ±â´É °ËÁõ ¹× Testing
 
[ÀÚ°Ý¿ä°Ç]
- ´ëÁ¹ÀÌ»ó  ÀüÀÚ°øÇÐ, Á¤º¸Åë½Å°øÇÐ, ÄÄÇ»ÅÍ°øÇÐ µî °øÇа迭
- °ü·Ã °æ·Â 5³âÀÌÇÏ
- LTE/5G À̵¿Åë½Å ½Ã½ºÅÛ ¹× Åë½Å±Ô°Ý¿¡ °üÇÑ ÀÌÇظ¦ °®Ãá ÀÚ
- ADC/DAC¿¡ ´ëÇÑ ÀÌÇظ¦ °®Ãá ÀÚ
- FPGA¼³°è¿¡ °üÇÑ ³ôÀº °ü½É ¶Ç´Â ½ÇÁ¦ ¼³°è °æÇèÀÌ ÀÖ´Â ÀÚ
- Digital Signal Processing¿¡ ´ëÇÑ ÀÌÇظ¦ °®Ãá ÀÚ
- Xilinx ¶Ç´Â Altera EVB »ç¿ë °æÇèÀÌ ÀÖ´Â ÀÚ

- ¼®»ç ÇÐÀ§ÀÚ (Åë½Å ¶Ç´Â ½Åȣó¸® Àü°ø) ¿ì´ë
- Optic ¹× Ethernet Àü¼Û¿¡ °üÇÑ ÀÌÇظ¦ °®Ãá ÀÚ ¿ì´ë
- µðÁöÅÐ ½Åȣó¸® FPGA ¼³°è °æ·Â º¸À¯ÀÚ ¿ì´ë

[Áö¿ø¼­·ù]
- À̷¼­, °æ·Â±â¼ú¼­, ÀÚ±â¼Ò°³¼­ (MS-Word) ******@*******.***·Î º¸³» ÁÖ½Ã¸é µË´Ï´Ù.

[±Ù¹«Áö]
- ÆDZ³

[ÀüÇüÀýÂ÷]
- ¼­·ùÀüÇü, ¸éÁ¢

[Á÷±Þ ¹× ¿¬ºÀ]
- ÇùÀÇ(ÇöÀç ¹× Èñ¸Á¿¬ºÀ ±âÀç)


**************************************************************
ÇãÁ¤¿î »ó¹« ***-****-**** ******@*******.*** ·Î ¹®Àǹٶø´Ï´Ù.
**************************************************************

¡Ø ÇØ´çÁ÷¹«°¡ ¸ÂÁö ¾ÊÀ¸½Ã´õ¶óµµ À̷¼­(MS-Word)¸¦ À§ÀÇ À̸ÞÀÏ ÁÖ¼Ò·Î º¸³»Áֽøé 
   ÇâÈÄ ÀûÇÕÇÑ Æ÷Áö¼Ç ¹ß»ý½Ã ¿¬¶ôµå¸®µµ·Ï ÇÏ°Ú½À´Ï´Ù.