¾È³çÇϼ¼¿ä?
¶óÀμ­Ä¡ÀÇ ÇìµåÇåÅÍ ¹ÚÇü±Ô ´ëÇ¥ÀÔ´Ï´Ù.
ÀúÈñ´Â ¹ÝµµÃ¼,µð½ºÇ÷¹ÀÌÆÀ/ÀüÀÚ,ITÆÀ/±â°è,È­ÇÐÆÀ/Á¦¾à,¹ÙÀÌ¿ÀÆÀÀ» ÁÖÃàÀ¸·Î 
ÃÖ°í ÀÓ¿ø±ÞÀ» ºñ·ÔÇÏ¿© °¢ºÐ¾ß ½Ç¹« Àü¹®°¡µéÀ»
Ãßõµå¸®´Â ÇìµåÇåÆþ÷°è¸¦ ¸®µùÇÏ´Â Àü¹®È¸»çÀÔ´Ï´Ù.
ÁÁÀº Æ÷Áö¼ÇÀ» Ãßõµå¸³´Ï´Ù.


[ÀÚ°Ý¿ä°Ç]
• µðÁöÅÐ ·ÎÁ÷ ¼³°è °æ·ÂÀÚ
- ¿øÇÏ´Â ±â´ÉÀÇ HW module/Testbench/script¸¦ Verilog / SystemVerilog / Python À¸·Î ±¸ÇöÇÏ°í µð¹ö±ëÇÒ ¼ö ÀÖ´Â ´É·ÂÀÌ ÇÊ¿äÇÕ´Ï´Ù.
- °£´ÜÇÑ C code ÀÌÇØ, ¼öÁ¤
- ASIC/SOC/FPGA ÀÇ ¼³°è °³¹ß Flow ¹× Tool Chain, AMBA Protocol ¿¡ ´ëÇÑ ±âº» Áö½Ä°ú °æÇè Çʼö

• Video Codec Standard ¿¡ ´ëÇÑ ÀÌÇØ°¡ ÀÖ´Â ºÐ ¿ì´ë
• Video Format ȤÀº Video Data ÀÇ Æ¯¼º¿¡ ´ëÇÑ ±âº»ÀûÀÎ Áö½Äº¸À¯ÀÚ ¿ì´ë

[ó¿ì]
¾÷°è »óÀ§


°æ·Â°ú ¸ÅĪµÇ½Ã´Â ºÐÀº
******@*******.***·Î À̷¼­¸¦ º¸³»Áֽðųª,
***-****-****·Î ¹®Àǹٶø´Ï´Ù.
°¨»çÇÕ´Ï´Ù.