Digital Design/ 

[담당업무]

ㆍDigital 회로 설계 (ASIC/FPGA)

 - High Speed Interface 및 SerDes Digital
IP 회로 설계 및 검증

 - Digital IP 설계 (DSC, FEC, HDCP 등)

ㆍFPGA 를 활용한 IP 설계 및 검증

 - FPGA IP (GTX, SerDes, FPLL 등 ) 활용한 고속 인터페이스 회로 설계

ㆍMCU Bus Architecutre 및 Peripheral IP 설계

[자격요건]

ㆍ학력:  4년 학사 이상 석,박사 우대

ㆍ전공: 전기/전자

ㆍ경력: 석사기준 2년 이상

[우대사항]

ㆍRTL 설계 경험 보유자

 (Verilog, System Verilog 등)

ㆍ인터페이스 표준 스펙 및 SerDes IP 설계 경험자

 (eDP , MIPI, Vx1, BoW , UCIe)

ㆍDisplay 관련 ASIC IC 경험자

(T-Con, Mobile Driver IC, Source Driver IC 양산 경험자)

ㆍ영어 능통자

[기타사항]

ㆍ채용구분: 정규직
ㆍ근무지: 서울 강남

ㆍ연봉: 흡족하게 협의/ 역량 우수하신 분만
ㆍ문의:  ***-****-****/ lhy@gracenpartners.com******@*******.***