[ä¿ëȸ»ç] ¿¬¸ÅÃâ 3,100¾ï¿øÀÇ »ê¾÷¿ë ºñµð¿À ¹× ¿µ»ó±â±â Á¦Á¶»ç¾÷À» ¿µÀ§ÇÏ´Â »óÀå±â¾÷   

 

[ä¿ëºÐ¾ß] FPGA °³¹ß (Á¤±ÔÁ÷, ´ë¸®-°úÀå±Þ)


[Áö¿øÀÚ°Ý] 

   - 5³âÀÌ»ó 12³âÀÌÇÏ °æ·ÂÀÚ 

   Àü±â/ÀüÀÚ°øÇÐ, ÄÄÇ»ÅÍ°øÇÐ Àü°øÀÚ ¿ì´ë

    - FPGA¸¦ È°¿ëÇÑ ¸Þ¸ð¸® ¹× ºñµð¿À ÀÎÅÍÆäÀ̽º ¼³°è °æÇè º¸À¯

    - Verilog HDL ¶Ç´Â VHDL ±â¹Ý RTL ¼³°è °æÇè º¸À¯
    - Itegrated Logic Analyzer ¹× Testbench¸¦ È°¿ëÇÑ °ËÁõ °æÇè º¸À¯
    - AXI4 ÀÎÅÍÆäÀ̽º¿¡ ´ëÇÑ ÀÌÇØ ¹× °æÇè º¸À¯


[´ã´ç¾÷¹«] 

     - FPGA¸¦ È°¿ëÇÑ LED µð½ºÇ÷¹ÀÌ ÄÁÆ®·Ñ·¯ °³¹ß

    - ´Ù¾çÇÑ ¿µ»ó ó¸® ·ÎÁ÷ ±¸Çö

 

¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ

  ¹®ÀÇ»çÇ×Àº ÇÏÁ¾È¿ ÀÌ»ç ***-****-**********@*******.*** ·Î ¿¬¶ô ¹Ù¶ø´Ï´Ù.

¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ¤Ñ

 

[±Ù¹«Áö¿ª] ¿¬¼ö±¸

 

[¿¬ºÀ»çÇ×°æ·Âº° ÇùÀÇ ÈÄ °áÁ¤ / ÇöÀç(ÃÖÁ¾)¿¬ºÀ ¹× Èñ¸Á¿¬ºÀ Á¦½Ã ¿ä¸Á

   

[Áö¿ø¼­·ù] ÀÔ»çÁö¿ø¼­ (À̷¼­°æ·Â±â¼ú¼­, ÀÚ±â¼Ò°³¼­)

               - e-mail Á¢¼ö: ******@*******.***

               - Ã¤¿ëȸ»ç¿¡¼­ ¿øÇÏ´Â °æ·Â¿¡ ÀûÇÕÇÑ Áö¿øÀÚ¿¡ ÇÑÁ¤ÇÏ¿© °³º° ¿¬¶ô µå¸³´Ï´Ù. 



À̷¼­»óÀÇ °æ·ÂÀ» ºÎÇ®¸®°Å³ª ¼ÓÀÌ´Â °æ¿ì ÀÔ»ç ÈÄ¿¡µµ ä¿ë Ãë¼Ò°¡ µÉ ¼ö ÀÖÀ¸¸ç

¹Î/Çü»ç»óÀÇ ¸ðµç Ã¥ÀÓ°ú ºñ¿ëÀº Èĺ¸ÀÚ º»Àο¡ ÀÖÀ¸¹Ç·Î À¯ÀÇÇÏ¿© Áֽñ⠹ٶø´Ï´Ù.


*** ÇìµåÇåÆ®¸¦ ÅëÇÑ ÀÔ»çÁö¿øÀÇ À¯¸®ÇÑ Á¡ ***

±â¾÷ÀÇ Àλç´ã´çÀÚ´Â ÀÏ»óÀÇ ¾÷¹« ¶§¹®¿¡ ¼ö ¸¹Àº À̷¼­¸¦ °ËÅäÇϱⰡ Çö½ÇÀûÀ¸·Î

¾î·Æ½À´Ï´ÙÇÏÁö¸¸ ÇìµåÇåÅÍ´Â Àü¹®ÀûÀ¸·Î Èĺ¸ÀÚ¸¦ °ËÅäÇÏ°í ÃßõÇϱ⠶§¹®¿¡ ´Ù¾ç

ÇÑ ±â¾÷¿¡¼­ ¼­Ä¡ÆßÀ» ÅëÇÑ Ã¤¿ëÀ» ¿ì¼±½ÃÇÏ°í ÀÖ½À´Ï´Ù.


ÇìµåÇåÅÍ´Â Èĺ¸ÀÚ¿¡°Ô ÀÔ»çÁö¿ø¿¡ ´ëÇÑ ÀÏüÀÇ ºñ¿ëÀ» Àý´ë ¿ä±¸ÇÏÁö ¾Ê½À´Ï´Ù.