Back-end (P&R)/
              (RTL ¼³°è °æÇè ¿ì´ë)

                - ¹ÝµµÃ¼ ´ë±â¾÷

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

¸ðÁýºÎ¹® ´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø

Logic Test Chip

?¼³°è/°ËÁõ

[´ã´ç¾÷¹«]

¤ýLogic Test Chip ¼³°è/°ËÁõ

   (Back-end(P&R))

[ÀÚ°Ý¿ä°Ç] 

¤ýÇзÂ: 4³â Çлç ÀÌ»ó

¤ýÀü°ø; ÀüÀÚ °øÇÐ °è¿­ Àü°ø

¤ý¾Æ³¯·Î±×ȸ·Î, ÀüÀÚȸ·Î ¶Ç´Â Device Physics, VLSI °øÇÐ ±³À° À̼öÀÚ

¤ý°æ·Â: Logic Test Chip ¼³°è/°ËÁõ °ü·Ã ¾÷¹« °æ·Â

¸¸ 4³â ÀÌ»ó(¼®»ç), ¸¸ 6³â ÀÌ»ó(Çлç)


[¿ì´ë»çÇ×] 

¤ýFront-end(RTL ¼³°è) °³¹ß °æ·ÂÀÚ ¿ì´ë

¤ý´Ù¾çÇÑ Chip(Á¦Ç°) µðÁöÅÐ ¼³°è °³¹ß °æ·ÂÀÚ ¿ì´ë 

¤ýLogic Cell ȸ·Î ¼³°è, Design Kit Á¦ÀÛ °æ·ÂÀÚ ¿ì´ë

¤ýProgram Language(Skill, Tcl, Python µî) »ç¿ë °¡´É

   °æ·ÂÀÚ ¿ì´ë

¤ý¾Æ³¯·Î±× ¹× µðÁöÅÐ ¼³°è °ü·Ã EDA Tool »ç¿ëÀÚ

¤ýSi-Proven or ¾ç»ê °æÇè °æ·ÂÀÚ ¿ì´ë



[±âŸ»çÇ×]

¤ýä¿ë±¸ºÐ: Á¤±ÔÁ÷
¤ý±Ù¹«Áö: °æ±â(ºÎõ)

¤ý¿¬ºÀ: ÈíÁ·ÇÏ°Ô ÇùÀÇ/ ¿ª·® ¿ì¼öÇϽŠºÐ¸¸
¤ý¹®ÀÇ:  ***-****-**********@*******.***


0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷
  • ±Þ¿©Á¶°Ç: ¿¬ºÀ ÇùÀÇ ÈÄ °áÁ¤

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® ä¿ë½Ã½ºÅÛ
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­, ÀÚ»ç¾ç½Ä, ÀÚÀ¯¾ç½Ä

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.