(ÁÖ)Ä¿¸®¾î¾Ø½ºÄ«¿ìÆ®

ÃʰíÇØ»óµµ À§¼ºÅ¾Àç ±¤ÇÐÄ«¸Þ¶ó °³¹ß Àü¹®±â¾÷ 

Àü±âÀüÀÚ ÆÀÀå ä¿ë

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

¸ðÁý

ºÎ¹®

´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø

Àü±â

ÀüÀÚ

ÆÀÀå

[´ã´ç¾÷¹«]

- À§¼º žÀçü EGSE ½Ã½ºÅÛ ¼³°è ¹× °³¹ß
- TDI ¼¾¼­ Á¦¾î ¹× ÀÎÅÍÆäÀ̽º º¸µå ¼³°è °³¹ß
- ȸ·Î ±âµ¿(Boot-up) ¹× ½ÅÈ£ ÃøÁ¤À» ÅëÇÑ Çϵå¿þ¾î µ¿ÀÛ °ËÁõ



[ÀÚ°Ý¿ä°Ç]

- Àü±â/ÀüÀÚ/Åë½Å °ü·Ã Àü°øÀÚ
- Çϵå¿þ¾î °³¹ß °æ·Â 7³â ÀÌ»ó

*¿ì´ë»çÇ×
- OrCAD/ Altium /PADS / Kicad Áß 1°³ ÀÌ»ó EDA Åø »ç¿ë °¡´ÉÀÚ
- °í¼Ó/´ÙÃþ PCB ¼³°è ¹× ¾ÆÆ®¿÷(Artwork) °æÇèÀÚ
- FPGA ¼³°è ¹× ºÐ¼® (VHDL/Verilog ±â¹Ý ¼³°è ¹× ŸÀÌ¹Ö ºÐ¼® µî) °æÇèÀÚ
- MATLAB À» Ȱ¿ëÇÑ ½ÅÈ£ ºÐ¼® ¶Ç´Â ½Ã¹Ä·¹ÀÌ¼Ç °¡´ÉÀÚ


0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷
  • ±Þ¿©Á¶°Ç: ȸ»ç³»±Ô

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

2025-06-07 (Åä) 23½Ã59ºÐ±îÁö

  • Á¢¼ö¹æ¹ý:  e-¸ÞÀÏ Á¦Ãâ : ******@*******.***
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­, ÀÚÀ¯¾ç½Ä 

±âŸ À¯ÀÇ»çÇ×

  • - ÀûÇÕÇÑ Áö¿øÀÚ¿¡ ÇÑÇÏ¿© °³º° ¿¬¶ôÀ» µå¸®°Ú½À´Ï´Ù 
  • - Áö¿ø ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ¹ß°ßµÉ °æ¿ì, ä¿ëÈ®Á¤ ÀÌÈÄ¶óµµ Ã¤¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.
  • - Ä¿¸®¾î¾Ø½ºÄ«¿ìÆ® ÇìµåÇåÆÃÀº °ËÁõµÈ Èĺ¸ÀÚ¸¦ ÃßõÇÏ´Â °ÍÀ¸·Î °øÃ¤ Áö¿øº¸´Ù À¯¸®ÇÕ´Ï´Ù.
  • - Ÿ ¼­Ä¡ÆßÀ» ÅëÇÑ Ãßõ ¹× ÀÚü ÀÔ»çÁö¿øÀ» ÇÏ¼Ì´Ù¸é ¹Ýµå½Ã Ä¿¸®¾î¾Ø½ºÄ«¿ìÆ®¿¡ ¾Ë·ÁÁÖ½Ã±æ ¹Ù¶ø´Ï´Ù.
  • - ÇãÀ§ »ç½Ç ±âÀç½Ã ä¿ë Ãë¼Ò ¹× ¹Î, Çü»ç»ó ¼ÕÇØ¹è»óÀÇ ¸ðµç Ã¥ÀÓÀº Áö¿øÀÚ¿¡°Ô ÀÖÀ½À» ¾Ë·Áµå¸³´Ï´Ù.
  • - Áö¿ø Àǻ簡 ¾ø´õ¶óµµ ÃֽŠÀÌ·ÂÀ» º¸³»ÁÖ½Ã¸é ½Ã½ºÅÛ µî·Ï ÈÄ ÃßÈÄ Æ÷Áö¼Ç ¹ß»ý½Ã ¿¬¶ôµå¸®°Ú½À´Ï´Ù.
  •   **ÀûÇÕÇÑ Áö¿øÀÚ¿¡ ÇÑÇÏ¿© ¿¬¶ôÀ» µå¸®°Ú½À´Ï´Ù. 
  • - ±â¾÷ ä¿ë ÀÇ·Ú´Â À̸ÞÀÏ(******@*******.***r) ·Î ¹®ÀÇÁֽñ⠹ٶø´Ï´Ù.

00