FPGA ¼³°è ¿£Áö´Ï¾î ä¿ë (Á¤±ÔÁ÷)
ÃÊÀ½ÆÄ Áø´Ü±â±â ºÐ¾ß¿¡¼ ±¹³»¸¦ ³Ñ¾î ±Û·Î¹ú ½ÃÀåÀ» ¼±µµÇϰí ÀÖ´Â ´ë±â¾÷ °è¿ ÀÇ·á±â±â ±â¾÷ÀÔ´Ï´Ù.
ÀÇ·á±â±âÀÇ ÇÙ½ÉÀÌ µÇ´Â FPGA ȸ·Î ¼³°è¸¦ ´ã´çÇÒ ÀÎÀ縦 ã½À´Ï´Ù.
¸ðÁýºÐ¾ß | ´ã´ç¾÷¹« | ÀÚ°Ý¿ä°Ç |
---|---|---|
FPGA ¼³°è | - Verilog/VHDL ±â¹Ý FPGA ·ÎÁ÷ ¼³°è - JESD204, PCIe, GTX µî °í¼Ó µ¥ÀÌÅÍ Àü¼Û ȸ·Î - Pulser/AFE ¿¬µ¿ ¼³°è ¹× ÃÊÀ½ÆÄ ½Åȣó¸® ·ÎÁ÷ ±¸Çö - ¾ç»ê À̽´ ºÐ¼® ¹× À¯Áöº¸¼ö | - °ü·Ã °æ·Â 3³â ÀÌ»ó - Verilog/VHDL/System Verilog »ç¿ë ´É·Â - Vivado, Vitis, Modelsim/Ncsim »ç¿ë ´É·Â - Matlab, Python °¡´ÉÀÚ |
¿ì´ë»çÇ×
°í¼Ó ÀÎÅÍÆäÀ̽º Digital ȸ·Î ¼³°è °æÇè
ÃÊÀ½ÆÄ Áø´Ü±â±â ½Åȣó¸® °æÇè
ÀÇ·á±â±â ÀÎÁõ(IEC60601 µî) °æÇè
°í¿ëÇüÅÂ: Á¤±ÔÁ÷
±Ù¹«Áö: ¼¿ï½Ã °µ¿±¸
¿¬ºÀ: ÇùÀÇ (°æ·Â ¹× ¿ª·®¿¡ µû¶ó °áÁ¤)
¼·ùÀüÇü ¡æ 1Â÷ ±â¼ú¸éÁ¢ ¡æ 2Â÷ ÀÓ¿ø¸éÁ¢ ¡æ ÃÖÁ¾ÇÕ°Ý
ÀÎÅ©·çÆ® ¿Â¶óÀÎ Áö¿ø ¶Ç´Â ******@*******.***
Á¢¼ö±âÇÑ: ä¿ë ½Ã ¸¶°¨