Æ÷Áö¼Ç

O FPGA ¼³°è ¿£Áö´Ï¾î (ÆÀÀå±Þ)


¾÷¹«

O Radar, ÀüÀÚÀü, À§¼ºÅë½Å ¼Û¼ö½Å±â µî ¹æ»ê, À§¼º Àåºñ °³¹ß

O FPGA Logic ¼³°è, H/W ¼³°è ¹× °³¹ß


ÀÚ°Ý

O Çз : ´ëÇÐ 4³âÁ¦ Á¹¾÷ ÀÌ»ó

O °ü·Ã°æ·Â : 12³â ÀÌ»ó

O À§ ¾÷¹«¸¦ ¼öÇàÇÒ ¼ö ÀÖ´Â ºÐ

O RFSoC °¡´ÉÇÑ ºÐ

O ½Åȣó¸® °¡´ÉÇÑ ºÐ


¿ì´ë

O  Àü°ø : Àü±â/ÀüÀÚ°øÇÐ, ÄÄÇ»ÅÍ/½Ã½ºÅÛ°øÇÐ

O  ÀÚ°ÝÁõ : Á¤º¸Ã³¸®±â»ç, ¹«¼±¼³ºñ±â»ç

O  ¼®»ç ¹× ¹Ú»ç ÇÐÀ§ ¼ö¿©ÀÚ

O  ȸ·Î ¼³°è Tool : Orcad, PADS À¯°æÇèÀÚ

O  FPGA Design Tool : Xilinx VIVADO, VITIS À¯°æÇèÀÚ

                        Intel Quartus, Intel¢ç SoC EDS À¯°æÇèÀÚ


Á÷±Þ

O ÆÀÀå±Þ (¼ö¼® ¿¬±¸¿ø)


±Ù¹«Áö

O °æ±âµµ ¼º³²½Ã Áß¿ø±¸


¸¶°¨ÀÏ

O ä¿ë½Ã