Æ÷Áö¼Ç
O µðÁöÅнÅȣó¸® ¿¬±¸°³¹ß(ÆÀÀå & ÆÀ¿ø)

¾÷¹« (¾Æ·¡ ¾÷¹«Áß ÇѰ¡Áö ¼öÇà)
[ȸ·Î¼³°èÆÄÆ®]
O µðÁöÅнÅȣó¸® º¸µå HW, FW°³¹ß
O µðÁöÅÐ/ÇÁ·Î¼¼¼­º¸µå ȸ·Î¼³°è(OrCAD)
O VHDL ¶Ç´Â Verilog »ç¿ëÇÑ FPGA ·ÎÁ÷ ¼³°è

[¹Ìµé¿þ¾îÆÄÆ®]
O MCU, SoC F/W, ¹Ìµé¿þ¾î ÄÚµù
O MatlabÀ» ÀÌ¿ëÇÑ ½Ã¹Ä·¹ÀÌ¼Ç ¹× ¾Ë°í¸®Áò ¼³°è
O »ç¿ë ÇÁ·Î±×·¡¹Ö ¾ð¾î C or C++, Matlab, Python

ÀÚ°Ý
O Àü¹®Çлç ÀÌ»ó
O °ü·Ã °æ·Â : 3~20³â ¹Ì¸¸ 
O µðÁöÅÐ Çϵå¿þ¾î(ÇÁ·Î¼¼¼­, FPGA, SoC) ¼³°è °¡´ÉÀÚ
O Xilinx FPGA, SoC »ç¿ë °æÇèÀÚ
O µðÁöÅÐ ½Åȣ󸮿¡ ´ëÇÑ Áö½Ä º¸À¯ÀÚ

±Ù¹«Áö
O ¼­¿ï ¿µµîÆ÷