¸ðÁýºÐ¾ß |
±â¼ú±âȹ |
- ±â¼ú±âȹ ¹× Technical Writing
- °³¹ß½Ç R&D Àü·« ¼ö¸³ ¹× °èȹ Á¡°Ë
- R&D ´ë¿Ü Çù·Â ¾÷¹« ¼öÇà (±¹³»¡¤¿Ü ¹ÝµµÃ¼
°ü·Ã Çùȸ ¹× À¯°ü ±â°ü¡¤±â¾÷)
- ¹ÝµµÃ¼ °³¹ß, °í°´Áö¿øÀ» À§ÇÑ ¿µ¹® ±â¼ú¹®¼
ÀÛ¼º ¹× °ü¸®
|
Áö¿øÀÚ°Ý
- °øÇÐ°è¿ Àü°øÀÚ
- ¿µ¾î(OPIc IH ¶Ç´Â TOEIC Speaking Level 7 ÀÌ»ó)
¼ºÀû º¸À¯ÀÚ
- ¿ì´ë»çÇ×
- ¹ÝµµÃ¼ ºÐ¾ß Áö½Ä º¸À¯ÀÚ ¿ì´ë
- Àü¹® ±â¼ú°ú Àü¹® ¿ë¾îÀÇ ÀÌÇØ·ÂÀÌ ºü¸¥ »ç¶÷
- MS Office Ȱ¿ë ´É·Â º¸À¯ÀÚ
|
0¸í |
°æ±â
(ºÎõ) |
¼ÒÀÚ |
- ¼ÒÀÚ°³¹ß
- ¼ÒÀÚ Æ¯¼º Æò°¡ ¹× ºÐ¼®
- Module Process set-up ¹× Full Process
Integration
- SPICE Modeling
- ¼ÒÀÚ°³¹ß¿¡ µû¸¥ Model Parameter Extraction
- Device Model ¹× Modeling ±â¹ý °³¹ß
- Device Characterization
- ESD ¼ÒÀÚ°³¹ß
- ESD Device °³¹ß
- ESD ¼ÒÀÚ ¹× Á¦Ç° LevelÀÇ ºÒ·® ºÐ¼®
- TCAD Simulation
- TCAD Simulation ¹× Calibration ±â¼ú °³¹ß
- °øÁ¤/¼ÒÀÚ °³¹ßÀ» À§ÇÑ TCAD ±â¼ú Áö¿ø
|
Áö¿øÀÚ°Ý
- ÀüÀÚ/Àü±â µî ¹ÝµµÃ¼ °ü·Ã Çаú Àü°øÀÚ
- Device Physics ±³À° À̼öÀÚ
- ¿ì´ë»çÇ×
- ¼®»ç ÀÌ»ó
- Circuit Simulation(SPICE/PDK) °æÇèÀÚ
- TCAD Simulation °æÇèÀÚ
- ¼ÒÀÚ°³¹ß °æÇèÀÚ
- ¼ÒÀÚ ÃøÁ¤ ¹× °øÁ¤ ½ÇÇè ½Ç½À °æÇèÀÚ
- ÇÁ·Î±×·¡¹Ö ¿ì¼öÀÚ
- ¿µ¾î ¿ì¼öÀÚ
|
0¸í |
°æ±â
(ºÎõ)
/ÃæºÏ
(À½¼º) |
PDK |
- Rule-deck °³¹ß(Physical Verification)
- EDA Tool º° DRC/LVS/LPE Rule-deck
°³¹ß/°ËÁõ
- PCell °³¹ß
- PCell & Symbol Library °³¹ß
- EDA Tool ±â¹Ý Program Language¸¦ ÀÌ¿ëÇÑ
Utility °³¹ß
|
Áö¿øÀÚ°Ý
- ÀüÀÚ/Àü±â/ÄÄÇ»ÅͰøÇÐ µî °ü·Ã Çаú Àü°øÀÚ
- Device Physics ±³À° À̼öÀÚ
- ¿ì´ë»çÇ×
- TCL/Python/C & C++/Cadence SKILL µî
Ȱ¿ë ´É·Â º¸À¯ÀÚ
- Circuit Simulation(SPICE/PDK) °æÇèÀÚ
- ȸ·ÎÀ̷п¡ ´ëÇÑ ÀÌÇØ°¡ ³ôÀº ÀÚ
- ¿µ¾î ¿ì¼öÀÚ
|
0¸í |
°æ±â
(ºÎõ) |
¼³°è |
- Foundation IP(Standard Cell, IO,
SRAM) °³¹ß
- Standard Cell ȸ·Î ¼³°è ¹× Design Kit °³¹ß
- IO ȸ·Î ¼³°è ¹× Design Kit °³¹ß
- SRAM/ROM ȸ·Î ¼³°è ¹×
Memory Compiler °³¹ß
- Test Chip ¼³°è, Å×½ºÆ®, Æò°¡/ºÐ¼®
- eNVM(Embedded Non-Volatile
Memory) IP °³¹ß
- eNVM ȸ·Î ¼³°è ¹× Design Kit °³¹ß
- Polyfuse, EPROM, EEPROM IP °³¹ß
- Test Chip ¼³°è, Æò°¡ °èȹ ¼ö¸³, ºÒ·® ºÐ¼®
|
Áö¿øÀÚ°Ý
- ÀüÀÚ/Àü±â/ÄÄÇ»ÅͰøÇÐ µî °ü·Ã Çаú Àü°øÀÚ
- CMOS VLSI ¼³°è, Device Physics ±³À° À̼öÀÚ
- ¿ì´ë»çÇ×
- ¼®»ç ÀÌ»ó
- Circuit Simulation(SPICE/PDK) °æÇèÀÚ
- Digital ¼³°è Flow Àû¿ë Chip ¼³°è °æÇèÀÚ
- ¾Æ³¯·Î±×/µðÁöÅÐ/Memory ¼³°è ¹× °ü·Ã EDA Tool
»ç¿ë °¡´ÉÀÚ
- Verilog/Python/TCL/C-Shell/Cadence Skill µî
Ȱ¿ë ´É·Â º¸À¯ÀÚ
- ¿µ¾î ¿ì¼öÀÚ
|
0¸í |
°æ±â
(ºÎõ) |
°øÁ¤±â¼ú |
- ¾ç»ê°³¹ß
- Á¦Ç° ¾ç»êÀ» À§ÇÑ ¼öÀ² ¹× ǰÁú °ü¸®
- °øÁ¤°³¼±, °í°´ Áö¿ø
- ´ÜÀ§°øÁ¤
- ´ã´ç °øÁ¤ÀÇ Ç°Áú/»ý»ê/¿ø°¡ °³¼± Ȱµ¿
- °øÁ¤ Set Up ¹× °øÁ¤/Àåºñ À¯Áö°ü¸®
- °øÁ¤ °³¼± ¹× °³¹ß
|
Áö¿øÀÚ°Ý
- ÀüÀÚ/½Å¼ÒÀç/¹°¸®/Ȱø µî ¹ÝµµÃ¼ Àü°øÀÚ
- Device Physics ±³À° À̼öÀÚ
- ¿ì´ë»çÇ×
- ¹ÝµµÃ¼°øÁ¤/½Ç½À ±³À° À̼öÀÚ
- ÇÁ·Î±×·¡¹Ö ¿ì¼öÀÚ
- ¿µ¾î ¿ì¼öÀÚ
|
0¸í |
°æ±â
(ºÎõ)
/
ÃæºÏ
(À½¼º) |
±¸¸Å |
- Àåºñ ºÎǰ ±¸¸Å
- ¹ßÁÖ ¹× ¼ö±Þ °ü¸®
- Àúºñ¿ë/°³¼±Ç° ¹ß±¼/´Ù¿øÈ/¾÷ü ¼Ò½Ì ±âȹ
- ´Ü°¡Çù»ó, ºÎǰ ±¸¸Å ³³±â°ü¸® ¹× ¿ø°¡Àý°¨
- Áö¼ÓÀûÀÎ Çù·Â¾÷ü °ü¸®/Æò°¡ ¹× °ø±Þ °è¾à
°ü¸®
|
Áö¿øÀÚ°Ý
- Àü°ø¹«°ü, Çлç ÀÌ»ó
- ±¸¸Å Process¿¡ ´ëÇÑ ÀϹÝÀû Áö½Ä º¸À¯ÀÚ
|
0¸í |
°æ±â
(ºÎõ) |
- »ó¼¼ÇÑ Á÷¹«¼Ò°³ ¹× ä¿ë °ü·Ã FAQ´Â DBÇÏÀÌÅØ ä¿ëȨÆäÀÌÁö¸¦ ÂüÁ¶ÇÏ¿© ÁֽʽÿÀ.
- °æ±â(ºÎõ)/ÃæºÏ(À½¼º) µ¿½Ã Ç¥±â Á÷¹«´Â ±Ù¹«Áö ¼±ÅÃÀÌ ºÒ°¡Çϸç, °¢ ¸ðÁýÁ÷¹«ÀÇ ¼¼ºÎ Èñ¸Á Á÷¹«´Â Áö¿ø ½Ã ¼±Åà °¡´ÉÇÕ´Ï´Ù.
- ÃæºÏ(À½¼º) »ç¾÷ÀåÀº ±â¼÷»ç¸¦ Á¦°øÇÕ´Ï´Ù.
|