반도체설계업체 SoC Physical Design Engineer

모집부문 및 자격요건

모집부문	담당업무	자격요건	인원
SoC Physical Design Engineer	[담당업무] ㆍFloorplan ㆍPowerplan ㆍPlace & optimization ㆍCTS (clock tree synthesis) ㆍOptimization before routing ㆍRouting ㆍRoute optimization ㆍGDS ou	[자격요건] 경력: 경력 4~15년 학력: 대졸 직무기술: ARM, EDA, ASIC, VERILOG, VHDL ㆍ컴퓨터공학, 소프트웨어학, 전자공학 및 반도체 관련 학과 혹은 관련 교육을 받은 자 [우대사항] ㆍAutomatic P&R (place and route) 을 수행하기 위한 EDA software의 이해 - SW 종류: ICC2, Innovus, Calibre, ICV, StarRC 5 ㆍP&R flow에 대한 각 단계의 개념 이해 ㆍEDA SW들에 대한 사용 경험 우선 ㆍTCL (tool command language) 경험 우선 ㆍ반도체 (ASIC/SOC) 설계 관련 과목 수강 경험 우선 ㆍVerilog HDL 언어에 대한 경험	0 명

모집부문

담당업무

자격요건

인원

SoC Physical Design Engineer

[담당업무]

ㆍFloorplan
ㆍPowerplan
ㆍPlace & optimization
ㆍCTS (clock tree synthesis)
ㆍOptimization before routing
ㆍRouting
ㆍRoute optimization
ㆍGDS ou

[자격요건]

경력: 경력 4~15년
학력: 대졸
직무기술: ARM, EDA, ASIC, VERILOG, VHDL

ㆍ컴퓨터공학, 소프트웨어학, 전자공학 및 반도체 관련 학과 혹은 관련 교육을 받은 자

[우대사항]

ㆍAutomatic P&R (place and route) 을 수행하기 위한 EDA software의 이해

- SW 종류: ICC2, Innovus, Calibre, ICV, StarRC 5

ㆍP&R flow에 대한 각 단계의 개념 이해

ㆍEDA SW들에 대한 사용 경험 우선

ㆍTCL (tool command language) 경험 우선

ㆍ반도체 (ASIC/SOC) 설계 관련 과목 수강 경험 우선

ㆍVerilog HDL 언어에 대한 경험

0 명

근무조건

전형단계 및 제출서류

접수방법

채용시 마감

기타 유의사항