|
[´ã´ç¾÷¹«] # [¹ÝµµÃ¼ »óÀå±â¾÷] MCU µðÁöÅÐ ¼³°è ¿£Áö´Ï¾î / Á¤±ÔÁ÷
¾È³çÇϼ¼¿ä? ºñ¿¡À̺íÄÁ¼³ÆÃ±×·ì HR ÄÁ¼³ÅÏÆ® Ãֽ¼ö »ó¹«ÀÔ´Ï´Ù. [¹ÝµµÃ¼ »óÀå±â¾÷] MCU µðÁöÅÐ ¼³°è ¿£Áö´Ï¾î Æ÷Áö¼ÇÀ» ÃßõÇÕ´Ï´Ù. ¾Æ·¡ ¿ä¾à Á÷¹« ¾È³»¸¦ »ìÆìº¸½Ã°í, Áö¿øÇÏ¿© Áֽñ⠹ٶø´Ï´Ù. ÇâÈÄ ÀüÈÅëÈ ¾È³» ÈÄ »ó¼¼ JD À̸ÞÀÏÀ» ÅëÇØ (±¹¹® À̷¼/°³ÀÎÀ̷¼ ÝÕ) ÀÛ¼ºÇÏ¿© ä¿ë±îÁö Àú¿Í ÇÔ²² ÁøÇàÇÏ°Ô µË´Ï´Ù. (*°æÀï·Â ÀÖ´Â ¿ì¼öÇÑ º¸»ó °¡´É)
¡Ú¼ö¶ô ¡æ ÀüÈ ÅëÈ ÈÄ »ó¼¼ JD/ÁÖ¿ä ¾È³» µå¸³´Ï´Ù. (°³ÀÎÀ̷¼ Áö¿ø ÝÕ)
(ÁÖ)ºñ¿¡À̺íÄÁ¼³ÆÃ±×·ì www.babcg.com HR ÄÁ¼³ÅÏÆ® Ãֽ¼ö »ó¹« sschoi@babcg.com******@*******.*** ¼¿ï½Ã ±Ýõ±¸ °¡»êµðÁöÅÐ2·Î 165, 1501È£(°¡»êµ¿, ¹é»ó½ºÅ¸Å¸¿ö2Â÷) M. ***-****-**** / T. ***-****-****(³»¼±220)
# [¹ÝµµÃ¼ »óÀå±â¾÷] MCU µðÁöÅÐ ¼³°è ¿£Áö´Ï¾î / Á¤±ÔÁ÷ [´ã´ç¾÷¹«] - ARM MCU ±â¹Ý Top-Level Integration ¼³°è - Verilog HDL ±â¹Ý RTL ¼³°è ¹× ±â´É ½Ã¹Ä·¹ÀÌ¼Ç - ÁÖ¿ä EDA Tool(Cadence/Synopsys)À» ÀÌ¿ëÇÑ ÇÕ¼º¡¤Å¸ÀÌ¹Ö ºÐ¼® (Incisive, Design Vision Synthesis, STA, ATPG, Formality µî) - FPGA(Altera/Xilinx) ±â¹Ý ±â´É °ËÁõ - ¾ç»ê Å×½ºÆ®(ATPG/DFT) Áö¿ø - Á¦Ç° Ư¼º Æò°¡ ¹× µð¹ö±ë - Ÿ ºÎ¼(Analog/Verification/Production)¿Í Á¦Ç° ÅëÇÕ Çù¾÷
[Áö¿øÀÚ°Ý] - Çлç ÀÌ»ó / ¼®»ç ¿ì´ë - Çʼö ¿ª·® • Verilog RTL ¼³°è ¹× °ËÁõ • ARM Architecture ¹× AMBA BUS ÀÌÇØ • Cadence/Synopsys ±â¹Ý ÇÕ¼º¡¤Å¸ÀÌ¹Ö ºÐ¼® °æÇè • FPGA °ËÁõ(Altera/Xilinx) • SoC Á¦Ç° °³¹ß °æÇè
[¿ì´ë»çÇ×] - ARM ±â¹Ý MCU Á¦Ç° Tape-out °æÇè - Low-power ¼³°è °æÇè - Mixed-Signal ȯ°æ °æÇè - ³í¹®/ƯÇã º¸À¯ÀÚ - Automotive MCU °ü·Ã °æÇè - ¿µ¾î/ÀÏ¾î µî ¿Ü±¹¾î °¡´ÉÀÚ / °ü·Ã ÀÚ°ÝÁõ, ±³À° À̼öÀÚ
[±Ù¹«Áö] °³²±¸ ¿µµ¿´ë·Î [ó¿ìÁ¶°Ç] ¸éÁ¢ ÈÄ ÇùÀÇ / ¼ö½À 3°³¿ù [ä¿ëÀýÂ÷] ¼·ùÀüÇü ¡æ 1Â÷¸éÁ¢ ¡æ 2Â÷¸éÁ¢(°æ¿µÁø) ¡æ ä¿ë (ä¿ë»ç ¿ä±¸¿¡ µû¶ó Àμº°Ë»ç/·¹ÆÛ·±½º üũ/°Ç°°ËÁø µî Ãß°¡ ÇÒ ¼ö ÀÖÀ½) [¼·ù Á¦Ãâ] 1. Á¦Ãâ¼·ù : ±¹¹® À̷¼, ÀÚ±â¼Ò°³¼ (*Æ÷Æ®Æú¸®¿À ¿ì´ë) (ÀÔ»ç½Ã °¡Á·°ü°èÁõ¸í¼, Áֹεî·Ïµîº», Á¹¾÷Áõ¸í¼, ¼ºÀûÁõ¸í¼, ¿øÃµÂ¡¼ö¿µ¼öÁõ µî ¿ä±¸ÇÒ ¼ö ÀÖÀ½) 2. Á¦Ãâ¹æ¹ý : À̸ÞÀÏ Á¢¼ö 3. Á¦Ãâ±âÇÑ : ASAP
[±Ù¹«ºÎ¼ ¹× Á÷±Þ/Á÷Ã¥] Á÷±Þ/Á÷Ã¥: ´ë¸®, °úÀå, Â÷Àå
|
[ÀÚ°Ý¿ä°Ç] °æ·Â: °æ·Â 5³â¡è ÇзÂ: ´ëÁ¹ ÀÌ»ó Á÷¹«±â¼ú: ¹ÝµµÃ¼
|